• Programming,  System Verilog

    What is this operator called as “+:” in Verilog

    Verilog coding을 하다보면 “+:” 또는 “-:” 연산자를 자주 볼 수 있다. 이는 좌항의 값을 기준으로 우항의 값을 더하거나 뺀 값을 index value로 사용한다는 의미다. 예제는 아래와 같다. Reference https://electronics.stackexchange.com/questions/74277/what-is-this-operator-called-as-in-verilog

  • Computer Architecture,  Study

    [Paper Review] The Load Slice Core Microarchitecture

    Motivation Microprocessor core는 Instruction Level Parallelism (ILP)를 올리기 위해 in-order pipeline에서 superscalar out-of-order pipeline으로 진화해왔으며, side-effect로 memory Level Parallelism (MLP) 또한 높여왔다. 참고: Memory-level parallelism (MLP) is a term in computer architecture referring to the ability…

  • English,  Fancy Expression

    [English] 과거완료 시제

    Example 오늘 아침에, 집에서 막 아침을 다 먹고 딱 나오려고 하고 있는데, 갑자기 화장실이 너무 급했어, 그래서 늦었어.This morning, I was at home, I had just eaten breakfast. Just as I was about…

  • Programming

    Verdi 단축키

    단축키 설명 h Signal hierarchy 표시 n 현재 signal의 다음 변화시점 보기 N 현재 signal의 이전 변화시점 보기 t 현재 signal highlighting x Active annotation g Signal 추가 r rc file 불러오기 Ctrl+w…

  • Persnal

    [Book] Atomic Habits

    생일 때 지인이 책을 선물해줘서 읽었는데, 해당 책은 누구는 좋아 할 수도, 누구는 싫어 할 수도 있는 ‘자기개발서’ 였다. 이 책에선 습관의 중요성을 강조하였다. 그 중 공감이 가는 문구들을 아래 적어보았다. 습관이 가져오는…

  • English,  Fancy Expression

    [English] 기대하다/ 기대되다 표현법

    ‘기대하다’ / ‘기대되다’ 를 표현 할 때 ‘expect’를 올바르게 이해하고 사용해야한다. 1. 좋은 일에 대한 기대 내가 느끼는 기대감을 표현할 때 사용하는 방법 들뜬 마음에 기대가 될 떄: can’t wait + to V서술적으로…