-
What is this operator called as “+:” in Verilog
Verilog coding을 하다보면 “+:” 또는 “-:” 연산자를 자주 볼 수 있다. 이는 좌항의 값을 기준으로 우항의 값을 더하거나 뺀 값을 index value로 사용한다는 의미다. 예제는 아래와 같다. Reference https://electronics.stackexchange.com/questions/74277/what-is-this-operator-called-as-in-verilog
-
Verdi 단축키
단축키 설명 h Signal hierarchy 표시 n 현재 signal의 다음 변화시점 보기 N 현재 signal의 이전 변화시점 보기 t 현재 signal highlighting x Active annotation g Signal 추가 r rc file 불러오기 Ctrl+w…
-
[Linux] grep 명령어
grep (Globally Find Regular – Expression and Print) grep 은 리눅스 또는 유닉스 환경에서 무엇이든 검색 할 수 있는 명령어다. 어떤 소스를 분석 할때 함수가 어디서 콜 되었고, 변수가 어디서 사용 되었는지 등을…
-
[Linux] Terminal 단축키
Key Description Ctrl-C 실행 중인 프로그램 중지 Ctrl-Z 실행 중인 프로그램 일시 정지 % 일시 정지된 프로그램 다시 실행 Tab 자동 완성 Ctrl-D 로그아웃 Ctrl-S 키보드 잠그기 Ctrl-Q 잠긴 키보드 풀기 Ctrl-M Enter…
